®日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A) 平4~156511

30 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月29日

G 02 F 1/136 H 01 L 27/12 29/784 500 9018-2K Α 7514-4M

> 9056-4M H 01 L 29/78

311 A 審査請求 未請求 請求項の数 3 (全8頁)

⑤発明の名称 薄膜トランジスタマトリツクスの製造方法および表示装置

> 20特 顧 平2-281642

29出 願 平2(1990)10月19日

@発 明 者 中 H

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

個発 明 者 Ξ

康 由 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑫発 明者 冲

⑫発 明 者

賢

健

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

勿出 願 人 富士通株式会社

梁 井

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

細

! 発明の名称

薄膜トランジスタマトリックスの製造方法およ び表示装置

2 特許請求の範囲

(1)基板と,

該基板上にマトリックス状に配列された孤立し た複数の表示電極と,

該表示電極の間を第1の方向に延在するように 該基板上に形成された第1のパス電極と、

酸表示電極の間を前記第1の方向と交差する第 2 の方向に延在し且つ該第1 のパス電極と電気的 に分離されるようにして該基板上に形成された第 2のパス電極と,

該第1のパス電極とこれに隣接する該表示電極 とを接続するようにして該基板上に形成された半 導体暦を能動層として有し且つ該第2のバス電極 から該半導体層上にゲート絶縁層を介して延在す る部分をゲート電極として有する複数の絶縁ゲー

ト型の薄膜トランジスタ

とから成る薄膜トランジスタマトリックスの製造 において.

該基板上にあらかじめ導電層と遮光膜とを順次 形成する工程と、

該遮光膜上にレジスト層を形成する工程と.

少なくとも前記表示電極が形成される領域にお ける該レジスト層を、該遮光層を等方性のエッチ ング剤によりエッチングしたときに生じるサイド エッチング量の2倍以下の幅を有する格子状にパ ターンニングする工程と,

前記パターンニングされたレジスト層から表出 する該遮光層および該導電層を順次エッチングし たのち、前記表示電極が形成される領域における 該遮光層がちょうど除去されるまで該レジスト層 をマスクとして該遮光層を該等方性のエッチング 剤により選択的にエッチングする工程

とを含み、次いで肢レジスト層を除去したのち眩 基板上に誘電体層を形成し、該誘電体層上に前記 表示電極と第1および第2のバス電極と半導体層

を形成することを特徴とする薄膜トランジスタマ トリックスの製造方法。

(2)請求項1記載の方法によって製造された薄膜トランジスタマトリックスを有する前記基板と、

透明電極が形成された一表面を有し且つ該透明 電極が前記表示電極と所定間隙を以て対向するように該基板と相対的に配置された透明基板と。

該表示電極と透明電極間に充填され且つ該表示 電極と透明電極間に印加された電圧によってその 光学的性質を変化する電気光学物質から成る層 とを備えたことを特徴とする表示装置。

(3) 前記基板に形成された導電層は前記表示電極および誘電体層とともに前記電気光学物質層に並列に接続される補助容量を構成することを特徴とする請求項2配載の表示装置。

3 発明の詳細な説明

〔概 要〕

薄膜トランジスタマトリックス、とくに、各々のトランジスタに遮光膜と補助容量が設けられた

(産業上の利用分野)

本発明は、薄膜トランジスタ(『FT) マトリックス, とくに、各々のトランジスタに補助容量が接続されたTFT マトリックス、および、該TPT マトリックスを用いて成る液晶表示装置に関する。

液晶セルに直列接続されたTFTをオン・オフして駆動される液晶表示装置が、すでに小型テレビ等として実用化されており、さらに大型のテレビやラップトップ型パーソナルコンピュータの表示装置に向けての開発が進められている。上記薄膜トランジスタの構造から、スタガー型と逆スタガー型とがあり、スタガー型は構造が簡単なため、製造工数が少なく、量産性にすぐれているとされている。

〔従来の技術〕

第5図はスタガー型TPTマトリックスの一般的 構造を示す要部断面図であって、透明な絶縁性の 基板 I 上には、補助容量用透明電極 2 と不透明な 股けられた薄膜トランジスタマトリックスに関し、 該光膜および補助容量用電極を同一のエッチン グマスクを用いてパターンニング可能とすること を目的とし、

基板上にあらかじめ導電圏と遮光膜とを順次形 成し、該遮光膜上にレジスト層を形成し、少なく とも表示電極が形成される領域における眩レジス ト層を、該遮光層を等方性のエッチング剤により エッチングしたときに生じるサイドエッチング最 の2倍以下の幅を有する格子状に残るようにパク ーンニングし、パターンニングされた核レジスト 層から表出する該連光層および導電層を順次エッ チングしたのち、表示関極が形成される領域にお ける該遮光層がちょうど除去されるまで該レジス ト層をマスクとして該遮光層を該等方性のエッチ ング剤により選択的にエッチングし、次いで該基 板上に誘電体層を形成し、該誘電体層上に前配表 示電極, 互いに交差する第1および第2のバス電 極および前記能動層となる半導体層を形成するよ うに構成する。

遮光層 3 が形成されており、これらの上に補助容量を構成する誘電体層 4 が積層され、誘電体層 4 上に透明な表示電極 5 とバス電極51が形成されている。表示電極 5 とバス電極51は同一の透明導電膜をバターンニングして成り、表示電極 5 は基板1上にマトリックス状に配列されており、バス電極 (列電極) 51は表示電極 5 間を、紙面に垂直方向に延在するように形成されている。

そして、表示電極5と、これに隣接する各々のパス電極5!間には、これらを接続するようにして、例えばアモルファスシリコン (α-Si)から成る半導体層7が互いに孤立するようにして形成されている。半導体層7上には、ゲート絶縁層8を介してゲート電極9が形成されている。ゲート電極9が形成されている。ゲート電極5の間を、紙面に平行な方向に延在するように形成された図示しないバス電極(行電をするように形成された図示しないバス電極(行電を)が紙面に垂直な方向に延在した部分である。また、半導体層7と表示電極5およびバス電極51の間には、これらの接触抵抗を小さくするためのオーミックコンタクト層6が設けられている。

なお、補助容量用透明電極2は誘電体層4およ び表示電極 5 とともに容量 (補助容量)を構成す る。この容量は、上記構造のTFT マトリックスを 用いて成る液晶表示装置等のセル容量を等価的に 大きくする。したがって、前記行電極または列電 極を時分割走査したときに、寄生容量を通じて非 選択セルに生じるクロストークの影響が低減され る。また、遮光層3は、基板1側から半導体層7 に外来光が入射すると、オフの状態のTFT に光電 流が流れ、非選択セルが半選択の状態になってし まうのを防止するためのものである。したがって、 図示のようなスタガー型TFT マトリックスにおい ては必須であるが,ゲート電極 9 が誘電体層 4 に 接して形成され、半導体層7との上下位置が反転 した構造の逆スタガー型TFT マトリックスにおい ては必須ではなく,従来は設けられていない。

(発明が解決しようとする課題)

スタガー型TPT マトリックスの従来の製造においては、補助容量用透明電極 2 と遮光層 3 とは別

おける遮光膜および補助容量用電極のパターンニングの問題、さらには、逆スタガー型を含むTPTマトリックスにおける補助容量用電極の接続抵抗の問題を解決することを目的とする。

(課題を解決するための手段)

々のエッチング工程によりパターンニングされていた。すなわち、基板1上に、補助容量用透明電極2を構成する、例えば酸化インジウム(ITO)から成る薄膜を形成し、これをフォトリソグラフィによりパターンニングしたのち、基板1上に、例えばクロム(Cr)薄膜を堆積し、これをフォトリソグラフィにより遮光層3にパターンニングする。したがって、工程数が多く、その結果、塵埃の付着やパターンの位置ずれによる不良の発生率が高く、歩留りを低下する主な原因となる問題があった。

また、補助容量用透明電極2は外部回路に接続されるが、このときの外部回路との間の接続抵抗は、従来のTPTマトリックスにおいては、ITOの抵抗によって決ってしまうために、接続部分のバターンが狭い場合には、比較的大きな値となり、TPTマトリックスのスイッチング速度に影響が生じてくる。これは、スタガー型または逆スタガー型のいずれにおいても問題となる。

本発明は、上記スタガー型TPT マトリックスに

かじめ導電層と遮光膜とを順次形成する工程と、 裁獄光膜上にレジスト層を形成する工程と、少な くとも前記表示電極が形成される領域における該 レジスト層を、該遮光層を等方性のエッチング剤 によりエッチングしたときに生じるサイドエッチ ング量の2倍以下の幅を有する格子状にパターン ニングする工程と、前配パターンニングされたレ ジスト層から表出する該遮光層および該導電層を 順次エッチングしたのち、前記表示電極が形成さ れる領域における該遮光層がちょうど除去される まで眩レジスト層をマスクとして該遮光層を該等 方性のエッチング剤により選択的にエッチングす る工程とを含み、次いで数レジスト層を除去した のち該基板上に誘電体層を形成し、該誘電体層上 に前記表示電極と第1および第2のバス電極と半 導体層を形成することを特徴とする本発明に係る 港膜トランジスタマトリックスの製造方法、また は、上配の方法によって製造された薄膜トランジ スタマトリックスを有する前記基板と、透明電極 が形成された一裏面を有し且つ該透明電極が前記 表示電極と所定間隙を以て対向するように該基板と相対的に配置された透明基板と、該表示電極と透明電極間に充填され且つ該表示電極と透明電極間に印加された電圧によってその光学的性質を変化する電気光学物質から成る層とを備えたことを特徴とする本発明に係る表示装置、または、前記基板に形成された導電層は前記表示電極および誘電体層とともに前記電気光学物質層に並列に接続される補助容量を構成することを特徴とする本発明に係る表示装置のいずれかによって達成される。

(作用)

第1図は本発明の原理説明図であって、便宜上スタガー型TFTマトリックスの構造にもとづいている。同図(4)~(c)は断面図、同図(d)は同図(4)に対応する平面図である。まず、同図(4)に示すように、被エッチング層20と30が積層された基板1上に、レジスト層40を形成する。レジスト層40は、同図(4)と(d)に示すように、基板1表面に画定された第1の領域においては、額wを有する格子状にパタ

格子状パターンのみを残し、一方、第2の領域には、被エッチング層30から成る所望のパターンを 形成できる。

なお、上記における格子は、互いに平行かまた は交差するかのいずれのパターンであってもよい。 ただし、平行な場合には、例えば基板1の表面ま たは基板1の外部において、これら格子を相互接 続することが必要である。

(実施例)

以下本発明によるTFT トランジスタマトリックスの製造工程の実施例を第2図を参照して説明する。同図における $(a_1)\sim (d_1)$ は要部断面図、 $(a_2)\sim (d_2)$ は対応する平面図であり、既掲の図面におけるのと同じ部分には同一符号を付してある。

同図(a₁)に示すように、例えばガラスのような 透明絶縁性の萎板 1 表面全体に、ITO から成る厚 さ約 400Åの透明等電層と厚さ約 600Åのクロム (Cr)層を、スパッタリング法により連続して堆積 する。そして、第1図を参照して説明した方法を ーンニングされており、第2の領域においては、 上記幅より充分大きな寸法を有する所望の形状に パターンニングされている。

上記のようにパターンニングされたレジスト所40をマスクとして被エッチング層20および30を順次エッチングする。その結果、第1の領域には、同図(b)に示すように、上記格子状の被エッチング層20および30が残る。上記エッチングは、異方性のエッチング剤を用いて行うのが望ましい。

次いで、等方性のエッチング剤を用いて被エッチング層 30を選択的にエッチングすると、レジスト層 40下の被エッチング層 30がサイドエッチングされる。前配第1の領域におけるレジスト層 40の格子の幅wの値が、サイドエッチング量(s)の2倍以下であると、前配第1の領域における被エッチング層 30は、両側からのサイドエッチングによって、同図(c)に示すように、レジスト層 40下の部分が消失する。

上記のようにして、同一のレジスト層40をマスクとして、第1の領域には、被エッチング層20の

用いて、これらの透明導電層およびCr層をエッチングし、少なくとも前記表示電極5を形成する領域には格子状パターンから成る補助容量用透明電極2のみを残し、一方、TFTの能動層を構成する前記半導体層7が形成される領域には、上記Cr層から成る遮光層3を形成する。

上記における格子の幅wは 5 μπ 程度とする。したがって、前記半導体層 7 形成領域における Cr 層には、少なくとも 2.5 μπ 程度のサイドエッチングが生じるので、所定寸法の遮光層 8 を形成するためには、この領域をマスクするレジスト層パターンは、このサイドエッチング量を見込んであらかじめ大きくしておく必要があることは言うまでもない。

なお、上記において、Cr層のエッチングは硝酸 ニアンモニウムセリウムと過塩素酸の混合液を用い、ITOから成る透明導電暦のエッチングは、塩酸 系のエッチング液を用いて行えばよい。これらは、 Crと ITOの組合せにおいて選択性を有するエッチ ング液である。上記エッチング後に、速光層3の 下に前記透明導電層が残るが差支えない。

なお、スタガー型TPTマトリックスにおいては、 半導体層 7 を形成する領域に遮光層 3 が形成され でおり、かつ、表示電極 5 を形成する領域から遮 光層 3 が除去されていることが要件であり、また、 逆スタガー型TFTマトリックスにおいては、表示 電極 5 を形成する領域から遮光層 3 が除去されていることが要件である。したがって、自図のすることのみが要件である。したが成する例のすったのように、半導体層 7 を形成する最近である。でまた、前配透明電極を残点点線でである。でできる格子状パターンの配置によって任意 にできる。

第4回は、遮光層3を構成するCr層を、表示電極5の間を走る格子状にパターンニングして残した実施例を示す。このようにCr層を残すことは、 補助容量用透明電極2と外部回路との間の接続抵

塩酸系のエッチング液により行えば、 SiO_* から成る誘電体層 4 と選択的に実施可能できる。なお、バス電極51は、マトリックス状に配列された表示電極 5 の間を、例えば列方向に延在する。また、 n^* - α - Si 層 60は、後述する工程においてさらにパターンニングされ、オーミックコンタクト層

6となる。

抗を低減する上で、スタガー型および逆スタガー型のいずれのTPT マトリックスに対しても有効である。

上記ののち、基板1表面全体に、例えばプラズマCVD(化学気相成長) 法を用いて、SiO₂から成る厚さ約3000Åの誘電体層4を堆積する。

ここで、スタガー型TPT の場合には、誘電体層 4 上に、170から成る厚さ約 400人の透明導電層50 および厚さ約 300人の高濃度のn型アモルファスシリコン $(n^*-\alpha$ -Si)層60を堆積する。[70 透明 導電層50は、例えばスパッタリング法により、 $n^*-\alpha$ -Si 層60は、例えばブラズマCVD 法により形成する。

次いで、 n^* - α - Si 層 60 と透明導電層 50 をフォトリソグラフ工程により類次パターンニングし、同図 (b_1) および (b_2) に示すように、前記透明導電層 50 から成る表示電極 5 およびバス電極 51 を形成する。上記において、 n^* - α - Si 層 60 のパターンニングは CP_4 系のガスを用いるドライエッチングにより、また、透明導電層 50 のパターンニングは

ば、170から成る表示電極5およびバス電極51,ならびに、SiO₂から成る誘電体層4と選択的に実施可能である。

なお、ゲート絶縁層 8 を構成する前記絶縁層は、 後述するバス電極10が前記バス電極51と交差する 領域を覆うようにパターンニングされる。図には、 ゲート絶縁層 8 がこのような交差領域を覆う部分 と一体にパターンニングされた場合の例が示され ている。

上記ののち、基板 1 全面に、例えば真空蒸着法を用いて、厚さ約1000人のAI層を堆積し、これをフォトリソグラフ工程によってパターンニングして、同図(d₁)および(d₂)に示すように、ゲート絶縁層 8 上のゲート電極 9 を延在部分として有するパス電極10を形成し、本発明に係るTPT マトリックスが完成する。なお、上記ゲート電極 9 およびパス電極10のパターンニングは、燐酸系のエッチング剤を用いて行えばよい。

逆スタガー型TFT については詳細を省略するが、 要するに、ゲート電極 9 を延在部分として有する バス電極10を誘電体層 4 上に最初に形成し、次い でゲート絶縁層8を全面に形成したのち、半導体 贈 7 とオーミックコンタクト層 6 と表示電極 5 お よびバス電極51を形成する順序となる。

第3図は、上記スタガー型TPT マトリックスを 用いて成る液晶表示装置の要部断面図であって、 例えばITO から成る透明電極12が形成されたガラ ス等から成る透明絶縁性基板13か、透明電極12を 基板1側に向けて、透明電極12と基板1上の表示 電板5との間を所定の間隙を維持するようにして 固定され、この間隙に液晶15が充填されている。

透明電極12を、例えば接地電源に接続しておき、 パス電振51に所定のパルス電圧を時分割で印加し、 この間に、当該バス電極51に接続されたTFT のう ち選択されたTPT のゲート電振9 (前記パス電極 10) に電圧を印加して、このTPT をオン状態にす ると、表示電極5と透明電極12間の液晶15の光学 的性質が変化する。このようにして、各々の表示 電極5に対応する液晶15に明暗または色の変化が

ックスの製造工数を低減するとともに製造歩留り を向上可能とする効果がある。また、スタガー型 および逆スタガー型TPT マトリックスにおける補 助容量用透明電極の外部接続抵抗を低減可能とし、 TFT マトリックスの動作速度によるパターン設計 上の制約を緩和する効果がある。

4 図面の簡単な説明

第1図は本発明の原理説明図,

第2図は本発明のスタガー型TFT マトリックス の製造工程の実施例説明図,

第3図は本発明のスタガー型TPT マトリックス を用いて成る液晶表示装置

第4図は本発明の別の実施例説明図.

第5図は従来のスタガー型TPT マトリックスの 構造説明図

である。

図において、

1 は基板。 2 は補助容量用透明電極。

3 は遮光層、 4 は誘電体層、 5 は表示電極。 が行われる。

通常,補助容量用透明電極2も接地電源に接続 される。したがって、補助容量用透明電極2-表 示電極5間の容量(補助容量)は、表示電極5一 透明電極12間の容量と並列に接続された状態とな る。TFT がオフ状態のときには、表示電極5は回 路的に浮遊状態にあるため、他の画素に対する音 込み情報が、寄生容量を通じてクロストークしや すい。そこで、前記補助容量を寄生容量に比べて 充分大きくしておけば、前記寄生容量によるクロ ストークを低減することができる。

なお、本発明によるスタガー狙または逆スタガ ー型のTFT マトリックスの適用範囲は、液晶表示 装置に限定されないことは言うまでもない。

(発明の効果)


本発明によれば、スタガー型TPT マトリックス における遮光層と補助容量用透明電極とを、同一 のレジストマスクを用いるエッチングによりパタ 与えられ、これらの液晶15を画素とする画像表示 ーンニング可能となり、その結果、骸TPT マトリ

> 6はオーミックコンタクト層。 7は半導体層、 8はゲート絶縁層、 9はゲート電極。 10と51はパス電極、 12は透明電極、 13は透明絶縁性基板、 15は前品、 20と30は被エッチング層, 40はレジスト層, 50は透明導電展, 60は n* - α-Si 層 である。

> > 代理人 弁理士





特別平4-156511(7)



(23)

特別平4-156511(8)





従来のスタケー型TFTマトリックスの構造説明②第 5 ②

本発明の別の実施例説明図

第 4 図